

1 lần nạp 8 pixel, do 8 là số lớn nhất mà có thể chia hết cho 2048 mà vẫn mô phỏng full compilation đc trên quartus í, chứ 16 thì cyclone ii ko đủ pin (những thông số này chính xác từng bit r á, t chỉnh cho quartus không có tự tối ưu thanh ghi)

1. Fmax:

Slow Model Fmax Summary				
	Fmax	Restricted Fmax	Clock Name	Note
1	231.0 MHz	231.0 MHz	clk	

Với fmax là 231 MHz thì T là khoảng 4.33 ns nên t chọn T là 6ns để mô phỏng để cho tròn số (t dùng always #3 clk=~clk để tạo xung).

2. Throughput:

- T hỏi AI thì nó đưa ra công thức này, với T = 6ns:

Nếu mạch xử lý 1 pixel mỗi clock:

$$\text{Throughput} = 1 \text{ pixel/clock} \times 166.7 \times 10^6 \text{ clock/s} \approx 1.667 \times 10^8 \text{ pixel/s}$$

- Nếu xử lý 8 pixel / clock, throughput tăng 8 lần:

$$1.667 \times 10^8 \times 8 \approx 1.333 \times 10^9 \text{ pixel/s}$$

3. Tài nguyên sử dụng:

Flow Summary	
Flow Status	Successful - Fri Apr 03 15:39:03 2026
Quartus II 64-Bit Version	13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition
Revision Name	top_module
Top-level Entity Name	Topmodule
Family	Cyclone II
Device	EP2C35F672C6
Timing Models	Final
Total logic elements	1,930 / 33,216 (6 %)
Total combinational functions	1,624 / 33,216 (5 %)
Dedicated logic registers	1,392 / 33,216 (4 %)
Total registers	1392
Total pins	282 / 475 (59 %)
Total virtual pins	0
Total memory bits	0 / 483,840 (0 %)
Embedded Multiplier 9-bit elements	0 / 70 (0 %)
Total PLLs	0 / 4 (0 %)

- Số bên trái là số mà mạch sử dụng, còn bên phải là số lượng có trên chip
- Ví dụ:
 - + Total logic elements (1,930 / 33,216 - 5%): Mạch dùng 1930 logic elements (hay 6%) trong tổng số logic element có trên chip cyclone II là 33216.

4. Tổng chu kì:

- Lý thuyết: Với tổng số pixel là 2795520 thì cần 349440 chu kỳ (2795520/8)
Pipeline 4 tầng nữa thì Tổng chu kỳ lý thuyết là 349444
Lấy 349444 x 6ns = 2096664
2096664 + thêm 100ns để xả hết thì ra 2096764
- Khi mô phỏng trên modelsim thì tốn bao nhiêu thời gian sau để hoàn thành:

helpme | Now: 2,096,737 ns Delta: 0 | sim:/TB_RGB2Grey/#INITIAL#27

Chênh lệch 27ns là do khi mô phỏng modelsim, thì trong 100ns thêm đó đã tính 24ns của 4 chu kỳ clock cuối rồi

3ns còn lại là do sau 3ns thì clock mới kích cạnh lên, thì tại 3ns đã kích cạnh lên r nên chỉ cần lặp lại đi n-1 lần nữa.(n là tổng chu kỳ cần để mạch chạy)

Thì với n=349440 ta có tổng thời gian là $3 + (n - 1) \times 6 = 2096637$

Cái kết quả đó là vẫn chưa tính 4 xung clock cuối để xả hết pipeline
Thêm 100ns nữa là 2096737.